18500954116
刻蝕工藝通過選擇性地移除沉積過程中添加的介電（絕緣）材料和金屬（導電）材料，協助形成芯片構件。這些工藝涉及使用多種材料制造越來越小、越來越復雜的高窄形構件。采用的主要技術為反應離子刻蝕（RIE），該技術用離子（帶電粒子）轟擊硅片表面，以移除相應的材料。對于最微小的構件，原子層刻蝕（ALE）可以一次移除數層原子層。導體刻蝕工藝精確地形成晶體管等重要電氣組件，介電質刻蝕工藝則形成保護導電部分的絕緣結構。利用刻蝕工藝還可形成高柱狀構件，如硅通孔（用于連接芯片）和微機電系統（MEMS）中所用構件。
無論高窄、短寬或是只有幾納米大小，泛林集團等離子刻蝕系統都可以為形成這些精確結構提供必要的高性能和高生產力。
晶圓邊緣刻蝕用于半導體制程各道工序之間，可清除晶圓邊緣無用的掩膜、殘留物和薄膜。如果不清洗，這些材料就會成為缺陷源。例如，它們可能會剝落并在隨后的工藝流程中重新沉積在器件區域。如果有顆粒落在器件關鍵部位，即使只有一個，也可能毀掉整塊芯片。通過在關鍵工藝位節點插入晶圓邊緣清洗工藝，可以消除這些潛在的缺陷源，從而產出更多合格芯片。
或者，由晶圓邊緣沉積提供一層保護膜來覆蓋此區域。例如，在諸如 3DNAND 等良好存儲器器件中，需要超長時間的刻蝕工藝。這些長時間的工藝步驟可能會對晶圓邊緣襯底造成嚴重損壞，以至于如果沒有這種保護屏障，晶圓根本就不會產出。在 3D 封裝的晶圓鍵合中，這一晶圓邊緣沉積層在載體與器件之間提供機械支持，從而防止崩裂、平整薄膜并確保高品質的鍵合。
泛林集團的 Coronus® 晶圓邊緣刻蝕和沉積系列產品具備等離子工藝的精確控制和靈活性，可以和其它有效芯片區域保護技術一起用于保護晶圓邊緣以提高芯片良率。
Industry Challenges
芯片制造商越來越注重減少邊緣損耗，以此作為增加晶圓邊緣有效芯片數量的重要策略，因而晶圓邊緣工程成為開發團隊的首要工作。晶圓邊緣薄膜疊層的機械磨損或應力可能導致薄膜分層，隨后重新沉積在晶圓正面，因而影響良率。在浸入式光刻技術中，邊緣存在的缺陷會被帶到晶圓關鍵區域，導致良率下降，因此晶圓邊緣完整性至關重要。晶圓邊緣區域清洗或沉積步驟有助于消除晶圓邊緣的良率限制因素，解決上述問題。
Key Customer Benefits
選擇性地移除晶圓邊緣的無用材料，提高良率
運用 的等離子處理技術，保護有效芯片的區域
同步清除多種材料的薄膜疊層和殘留物，確保高生產效率
行業 能清除非晶碳薄膜和富碳殘留物的邊緣清洗產品
去除金屬膜，防止在后續的等離子刻蝕或沉積步驟中形成電弧
消除了邊緣崩裂和輪廓滾降等晶圓鍵合問題
防止在長時間的濕法刻蝕過程中對晶圓邊緣的襯底造成損壞
請輸入賬號
請輸入密碼
請輸驗證碼
以上信息由企業自行提供，信息內容的真實性、準確性和合法性由相關企業負責，化工儀器網對此不承擔任何保證責任。
溫馨提示：為規避購買風險，建議您在購買產品前務必確認供應商資質及產品質量。
